K5小于零,此时电磁转矩劫岔。就会位于第四象限,在Δω轴上的投影为负,因此出现了使得系统阻尼为负的不稳定现象。倘若在励磁系统的相加点输入一个和Δω同相位的信号,就会产生一个正的、位于第一象限的,几乎与Δω同相位的电磁转矩ΔMep,如图2-4所示。ΔMe与ΔMep相量相加得到总的电磁转矩ΔMe,ΔMe位于第一象限,其在Δω上的投影变为正,这表明负阻尼转矩得到了有效补偿,电力系统稳定性得以提高。
3.2 电力系统稳定器的输入信号
(1) Δω为输入信号
对于以Δω为信号的电力系统稳定器,应该在发电机所带的负荷最重、电网联系最强时设计PSS参数。但是,当网络出现弱联系时,PSS提供的正阻尼作用反而减弱,而此时,电力系统正需要正阻尼,这一矛盾,需要采用别的控制信号或采用自适应控制方法来解决。另外,由于噪声以及发电机组本身扭动振荡频率都很高,而以Δω为输入信号的PSS使用的是超前网络,超前网络在高频时放大倍数会增大,所以,对发电机组轴扭动振荡极为敏感,使扭动振荡现象更为加重。因此必须采用窄频带的滤波器,以阻止扭振频率信号经PSS放大以后与发电机发生谐振。
(2) ΔPe为输入信号
以发电机输出电功率峨作为PSS输入信号,检测方便,所需的超前角度小,稳定性好,己得到广泛的采用,但是存在着反调现象。当电力系统发生低频功率振荡时,发电机输出电功率增加,PSS输出负值会使励磁电流减小,从而减小了发电机输出电功率,发挥了阻尼振荡的作用。但是,当调节原动机使机械功率增加时,发电机输出电功率也会增加,此时,PSS会使励磁电流减小,这对电力系统静态稳定是不利的,这就是反调现象。以发电机输出电功率为输入信号的PSS对汽轮机和水轮机反调作用的影响是有差别的。对于水轮发电机,由于机械功率变化速度较快,反调影响较大,需要在改变原动机功率时,瞬间闭锁PSS输出信号。而对汽轮发电机,由于机械功率变化速度较慢,反调现象影响不大。
(3) Δ?为输入信号
PSS的Δ?信号通常取自发电厂母线,由于在暂态过程中在系统各点的叮是不同的,在单机无穷大系统中,好的分母特性基本上与电压沿线的分布是一致的,因此当系统的联系减弱时,以发电厂母线Δ?为信号的PSS对发电机转子角频率的灵敏度反而增加,恰好补偿了系统联系减弱时传递函数增益的减小,因此以Δ?为信号的PSS在发电机负荷及系统联系均在中等水平时调整,不必担心在系统联系增强时会导致增益过大。
(4)加速功率(Pm-Pe)为输入信号
它具有电功率输入信号的优点,不存在反调现象问题,但需要增加机械功率Pm为输入信号。水轮发电机组可以取水门开度作为机械功率的信号,汽轮发电机组可以取气门开度为机械功率的信号。
3.3 电力系统稳定器的传递函数
以Δω为输入信号的PSS传递函数框图如图2-5,PSS一般由放大环节,复位环节,相位补偿环节,限幅环节组成,其输出作为励磁附加信号。
图3-3 PSS传递函数框图
主要环节的作用如下:
放大环节:确保ΔT*e有足够的幅值。
复位环节:在过渡过程中使动态信号顺利通过,从而使PSS只在动态中起作用。
相位补偿环节:补偿T′d0及TE引起的相位滞后,以便使附加力矩ΔT*e和Δω同相位。由1~3个超前环节组成,一个超前环节最多可校正300~400。
限幅环节:防止大干扰时PSS的输出量对发电机端电压扰动过大而对PSS的输加以限制。
4 电力系统稳定器的结构
4.1 电力系统稳定器的结构图
电力系统稳定器硬件是整个励磁系统的关键,本论文的设计侧重基于电力系统稳定器的需求和发展趋势,充分利用所选32位DSP芯片TMS320F2812丰富的外设资源,完成电力系统稳定器各模块的硬件设计。本文设计的电力系统稳定器主要包括:模拟量输入通道、开关量输入输出单元、同步测频单元、移相触发单元、脉冲故障检测单元等。其硬件总体结构框图[8]如图4-1所示:
图4-1 电力系统稳定器的结构
4.1.1 TMS320F2812 芯片介绍
德州仪器所生产的TMS320F2812 数字讯号处理器是针对数字控制所设计的DSP,整合了DSP 及微控制器的最佳特性,主要使用在嵌入式控制应用,如数字电机控制(digital motor control, DMC)、资料撷取及I/O 控制(data acquisition and control, DAQ)等领域。针对应用最佳化,并有效缩短产品开发周期,F28x 核心支持全新CCS环境的C compiler,提供C 语言中直接嵌入汇编语言的程序开发介面,可在C 语言的环境中搭配汇编语言来撰写程序。值得一提的是,F28x DSP 核心支持特殊的IQ-math 函式库,系统开发人员可以使用便宜的定点数DSP 来发展所需的浮点运算算法。F28x 系列DSP预计发展至400MHz,目前已发展至150MHz 的Flash 型式。
4.1.2 TMS320F2812 引脚介绍
TMS320F2812引脚详细分析 XINTF信号 XA[0]~XA[18] --- 19位地址总线 XD[0]~XD[15] --- 16位数据总线 XMP/MC` --- 1 -- 微处理器模式 --- XINCNF7有效 --0-- 微计算机模式 --- XINCNF7无效 XHOLD` --- 外部DMA保持请求信号。XHOLD为低电平时请求XINTF释放外部总线,并把所有的总 线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时,XINTF释放总线。此信号是异步输入并与XTIMCLK同步XHOLDA`---外部DMA保持确认信号。当XINTF响应XHOLD的请求时XHOLDA呈低电平,所有的XINTF 总线和选通端呈高阻态。XHOLD和XHOLDA信号同时发出。当XHOLDA有效(低)时外部器件只能使用外部总线XZCS0AND1`--- XINTF区域O和区域1的片选,当访XINTF区域0或1时有效(低) XZCS2`--- XINTF区域2的片选,当访XINTF区域2时有效(低) XZCS6AND7`--- XINTF区域6和区域7的片选,当访XINTF区域6或7时有效(低)XWE`---写有效。有效时为低电平。写选通信号是每个区域操作的基础,由XTIMINGX寄存器的 前一周期、当前周期和后一周期的值确定 XRD` --- 读有效。低电平读选通。读选通信号是每个区域操作的基础,由xTIMINGX寄存器的前 一周期、当前周期和后一周期的值确定。注意:XRD`和XWE`是互斥信号 XR/W` --- 通常为高电平,当为低电平时表示处于写周期,当为高电平时表示处于读周期XREADY --- 数据准备输入,被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步 输入。在同步模式中,XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。在异步模式中,在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关 JTAG和其他信号 X1/XCLKIN --- 振荡器输入/内部振荡器输入,该引脚也可以用来提供外部时钟。C28x能够使 用一个外部时钟源,条件是要在该引脚上提供适当的驱动电平,为了适应1.8V内核数字电源 (VDD),而不是3.3V的I/O电源(VLDIO)。可以使用一个嵌位二极管去嵌位时钟信号,以保证它 的逻辑高电平不超过VDD(1.8V或1.9V)或者去使用一个1.8V的振荡器X2 --- 振荡器输出 TMS320F2812引脚详细分析 XCLKOUT --- 源于SYSCLKOUT的单个时钟输出,用来产生片内和片外等待状态,作为通用时 钟源。XCLKOUT与SYSCLKOUT的频率或者相等,或是它的1/2,或是l/4。复位时XCLKOUT= SYSCLKOUT/4TESTSEL --- 测试引脚,为TI保留,必须接地 TEST1 --- 测试引脚,为TI保留,必须悬空 TEST2 --- 测试引脚,为TI保留,必须悬空TMS --- JTAG测试模式选择端,有内部上拉功能,在TCK的上升沿TAP控制器计数一系列的控 制输入 TDI --- 带上拉功能的JTAG测试数据输入端,在TCK的上升沿,TDI被锁存到选择寄存器、指 令
上一篇:
春季男性必吃的12种食物
下一篇:
试论APP广告在手机中的应用