【VB开源代码栏目提醒】：网学会员VB开源代码为您提供CPLD实现DDS信号源的设计 - 技术总结参考，解决您在CPLD实现DDS信号源的设计 - 技术总结学习中工作中的难题，参考学习。

    

quot实现信号源的设计薛延侠amp赫建国’西安邮电学院陕西西安摘要-利用./01在高速数据处理方面的特点设计出以2310硬件描述语言为设计输入amp以405674公司的6/89:芯片为设计载体amp基于11技术的任意波形信号发生器lt该信号发生器能同时输出两路信号amp输出信号的频率和两路输出信号之间的相位差可以步进调整lt通过8gt/ABC开发软件的时序分析表明amp该设计具有高精度的频率和相位调节能力amp相位调整的分辨率为9位amp频率调整的分辨率为D9位lt实测结果表明amp所讨论的方法和研制的系统是可行的E有效的lt关键词-复杂可编程逻辑F直接数字频率合成F信号产生器F频率F相位中图分类号-5GHI9文献标识码-J文章编号-KDDL’9:HDDMNOPQRSOPQTUVMQMWTXRWYTNMZRQquotL6gtamp36_‘Aa’LbcBddAdeaf/aBdBg5eehaiiAhdaBampLbampamp.jklmnopqn-5jBrresdsagAheBdjeiedjagafgetear‘11B‘‘eesdasuvAB‘dje2310jsgwsegeBhsrda‘A‘eBgeB‘rAdgdje4desbB6/89:hjrBgeB‘hssesI5waB‘BwdjaAdrAdfsexAehvgrjBegffesehegyABduese‘eesdegI5jeseBAdafdievz‘BjawBdjddjeB‘‘eesdasjBj‘jhhAshvafsexAehvgrjBeIcdjBhjetegrjBeseBaAdaaf9ugfsexAehvseBaAdaafD9uI5jeseBAdBafegtresiedBjtersategdjddjedehjxAegBvBdeidjBrressefeBuegeffehdteIoquotm-./01F11FB‘‘eesdasFfsexAehvFrjBe收稿日期-9:9复杂可编程逻辑’./01器件具有高的电路集成度和快的数据处理速度amp使用他在开发设计应用系统时还可以借助计算机的支持实现电子设计自动化’614lt上述优点使得./01器件非常适合用于需要进行高速数据处理的应用系统之中lt技术介绍在现代电子系统中amp经常需要产生稳定的重复波形amp例如正弦波或者方波lt在许多场合amp还要求产生波形的频率稳定amp并且能够准确调节F甚至还要求能够产生多路输出信号amp并且这些信号之间的相位保持确定的关系lt11’1sehd1‘dvdjeBBamp直接数字合成是一种应用数字技术产生信号波形的方法lt基于11技术产生信号波形的原理图如图所示lt11技术建立在采样定理的基础上amp他首先对需要产生的信号波形进行采样和量化amp然后存入存储器作为待产生信号波形的数据表lt输出信号波形时amp电路在一个高稳定时钟信号的控制下从数据表中依次读出信号波形的数据amp产生数字化的信号amp这个信号再通过14.转换成所需的模拟信号波形lt低通滤波器用于滤除不需要的采样频率分量amp使输出信号的频谱纯净lt图11技术产生任意波形原理图11技术的核心是相位累加器amp他类似一个计数器lt每来一个时钟信号amp相位累加器的输出就增加一个步长的相位增加量amp相位增加量的大小由频率控制字来确定lt信号波形的数据表包含待产生信号一个周期的幅度相位信息lt从数据表中读出相位累加器输出相位信号值对应的幅度数据amp通过14.将该数据转换成所需的模拟信号波形输出lt相位累加器的相位累加为循环迭加amp这样使得输出信号的相位是连续的lt相位累加器进行线性相位累加amp当相位累加器加至全时产生一次计数溢出amp这个溢出率即为输出信号的频率lt频率控制字内的相位增加量越大amp相位累加器的溢出率越高amp输出信号的频率越高lt如果相位累加器的位数为amp频率控制字内的相位增量为ampamp参考时钟频率为’.0amp则11系统输出信号的频率’为-’’.0amp9’输出信号的频率分辨率-’为-D现代电子技术quot年第amp’期总第amp期测试.测量.自动化quot　万方数据quotquotamp’-.//信号源的时钟由晶体振荡器提供0由于参考时钟频率固定0信号源输出信号中的谐波频率固定0在整个工作频段内只需要使用一个低通滤波器1//系统的工作类似于数字分频电路0输出信号的频率稳定度等于参考时钟的频率稳定度0即可以达到晶体振荡器的频率稳定度1信号波形的数据表包含以相位为地址的一个周期待产生信号数字幅度信息0每个数据表的地址对应于待产生信号中2345623范围内的一个相位点1数据表中的数字相位地址量的位数一般都低于相位累加器的位数0因此截取相位累加器的高位输出作数据表的地址输入1这里以相位累加器的位数50数据表的地址位为75位0即信号波形的存储点数为879点来说明1在相位增量:选择不同的数值时0作为数据表地址输入的相位累加器高位输出变化不相同0相位累加器的累加结果所产生的影响也不相同1当相位增量:78时0相位累加器每累加一次0用作数据表地址输入的相位累加器输出的高75位将发生变化0这样输出一个完整周期的波形点数就少于879点1当相位增量:lt78时0相位累加器每累加一次0用作数据表地址输入的相位累加器输出的高75位将可能不发生变化0甚至是在几个连续时钟作用下相位累加器输出的高75位都将不发生变化0重复输出一个同样的波形幅度数据0这样输出一个完整周期