【VC++开源代码栏目提醒】：网学会员鉴于大家对VC++开源代码十分关注，论文会员在此为大家搜集整理了“基于CPCI总线的雷达信号源板及其驱动的开发 - 技术总结”一文，供大家参考学习

电子??电路2010年第23卷第1期ElectronicSci1Tech1/Jan1152010收稿日期:2009205214作者简介:诸寒梅1984-女硕士研究生。

    研究方向:信号与信息处理。

    基于CPCI总线的雷达信号源板及其驱动的开发诸寒梅西安电子科技大学雷达信号处理国家重点实验室陕西西安　710071摘　要　根据CPCI总线的结构及特点结合其桥接芯片PCI9054局部接口设计特性开发了基于CPCI总线的雷达信号源板。

    在内核态讨论了基于CPCI总线设备驱动程序的开发利用DriverstudioVC设计了CPCI总线设备驱动程序和调试驱动程序实现对CPCI总线控制器PCI9054的访问与控制提高数据读写的速率为雷达信号处理机系统的调试工作提供了便利。

    关键词　局部接口设计设备驱动程序Driverstudio应用程序中图分类号　TN957152　　文献标识码　A　　文章编号　1007-7820201001-074-03DevelopmentoftheSignalSourceBoardofRadarandDriverBasedontheCPCIBusZhuHanmeiNationalKeyLabofRadarSignalProcessingXidianUniversityXiπan710071ChinaAbstract　HardwareofradarsignalsourceisdevelopedcombiningthecharacteristicofitslocalinterfacebridgechipPCI9054basedonCPCIbusthroughtheintroductionoftheconfigurationandcharacteristicsofCPCIbus.TheprogrammingofdevicedriverbasedonCPCIbusinkernelisdiscussed.Thedevicedriveranditsapplicationarede2signedbymakinguseofthesoftwareofDriverstudioandVC.ControlofandaccesstothecontrollerofPCI9054isrealizedandrateofreadingandwritingdataisimprovedwhichfacilitatesthedebuggingoftheradarsignalpro2cessingsystem.Keywords　localinterfacedesigndevicedriverDriverstudioapplication　　随着雷达处理技术的不断发展需要对大容量的数据进行实时高效的处理。

    如何将这些数据实时存储以便计算机或相关技术的处理就显得尤为重要。

    CPCI总线体系结构是一种层次式的Hierarchical体系结构1其定义了32位数据总线可扩展到64位最高工作频率为33MHz支持并发工作方式使传输速度更高并且对CPCI扩展卡及元件能够自动配置实现设备的即插即用处理器独立不依赖任何CPU支持多种处理器及将来更高性能的处理器。

    文中就这方面的理论依据提出了基于CPCI总线的信号源板设计利用Driverstudio生成CPCI总线设备驱动的框架开发者只需根据程序需要完成设备驱动程序的基本功能实现设备驱动程序和应用程序的通信2。

    1　基于CPCI信号源板的硬件设计硬件设计及其实现框图如图1所示。

    图1　系统实现框图　　信号源板的硬件开发原理是基于用FPGA实现与PCI9054局部总线的通信并控制存储器组的读写根据模拟雷达时序的要求将存储器组内的回波数据通过光纤接口向后端处理板进行实时传送。

    所以硬件47 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net诸寒梅:基于CPCI总线的雷达信号源板及其驱动的开发电子??电路设计的模块主要有CPCI总线接口模块、FPGA控制存储器组模块和电光转换接口模块。

    从系统硬件实现框图可知FPGA实现了CPCI总线接口和数据存储控制的功能。

    在系统硬件设计中使用PCI9054的局部总线端与FPGA接口通信的管脚有ADSLW/RLHOLDLHOLDARESETREADYLA2LA21LD0LD15其中CCS用于PCI9054配置寄存器的选择LINT用于局部中断TEST用于测试的选择LBE3:0用于选择总线宽度:32位16位或8位其余管脚悬空。

    当PCI9054作为PCI目标设备进行读写时3其基本相关操作的逻辑时序如下:1局部总线权的获得:当PCI9054需要进行数据读写操作时PCI9054使LHOLD有效对总线进行请求FPGA收到LHOLD信号时就向PCI9054发送LHOLDA有效信号表示允许PCI9054控制总线。

    在接下来的几个周期内局部总线由PCI9054控制直至PCI9054放弃总线权2PCI9054进行单步读写操作:PCI9054插入有效地址LA、地址选通信号ADS及相应的读写信号LW/R。

    FPGA收到选通信号ADS表示一次读或写的操作开始锁存读写信号。

    当LW/R为高发送WR信号进行写操作当LW/R为低就发送RD信号进行读操作。

    此时FPGA向PCI9054发送READY无效信号使PCI9054进入保持等待状态3读写操作的结束:当FPGA完成相应操作后向PCI9054发送有效的/READY信号通知PCI9054操作已完成写时或数据已准备好读时。

    实际逻辑时序图如图2和图3所示。

    2　CPCI总线的WDM设备驱动程序211　CPCI驱动程序的特点在开发设备驱动程序之前必须要对欲控制的硬件设备做细致分析因为设备本身的特性决定将如何开发并实现设备的驱动对于CPCI总线的设备需要了解的主要特性4有:1设备总线结构:不同的总线类型ISA、CPCI在硬件上的机制是不一样的所以驱动设计也不一样2寄存器:设备的控制寄存器、数据寄存器和状态寄存