25位。
按这样分配当阶码大于 31时浮点数溢出需中断处理。
五、简答题共15分 12分答“在计算机中原码和反码不能表示 -1。
”这种说法是错误的。
因为对于整数而言这种说法不成立。
假设机器字长为8位含1位符号位在整数定点机中-1原 10000001 -1补 11111111 -1反 11111110。
在小数定 机中-1的原码和反码不能表示而-1补 1.0000000。
2答存储器采用多体交叉存储器1分 运算器采用快速进位链1分 控制器采用指令流水1分 I/O系统采用DMA方式1分 3答4分同步通信和异步通信的主要区别是前者有公共时钟总线上的所有设备按统一的时序统一的传输周期进行信息传输通信双方按约定好的时序联络。
后者没有公共时钟没有固定的传输周期采用应答方式通信具体的联络方式有不互锁、半互锁和全互锁三种。
不互锁方式通信双方没有相互制约关系半互锁方式通信双方有简单的制约关系全互锁方式通信双方有完全的制约关系。
其中全互锁通信可靠性最高。
4答5分 1停止CPU访问主存。
这种方法DMA在传送一批数据时独占主存CPU放弃了地址线、数据线和有关控制线的使用权。
在一批数据传送完毕后DMA接口才把总线的控制权交回给CPU。
显然这种方法在DMA传送过程中CPU基本处于不工作状态或保持原状态。
2周期挪用。
这种方法CPU按程序的要求访问主存一旦I/O设备有DMA请求则由I/O设备挪用一个存取周期。
此时CPU可完成自身的操作但要停止访存。
显然这种方法既实现了I/O传送又较好地发挥了主存和CPU的效率是一种广泛采用的方法。
3DMA与CPU交替访存。
这种方法适合于CPU的工作周期比主存的存取周期长的情况。
如CPU的工作周期大于主存周期的两倍则每个CPU周期的上半周期专供DMA接口访存下半周期专供CPU访存。
这种交替访问方式可使DMA传送和CPU工作效率最高但相应的硬件逻辑更复杂。
六、问答题共20分 18分答 取指阶段 T0 PC→MAR1→R 1分 T1 MMAR →MDRPC 1→PC1分 T2 MDR→IROPIR →ID 1分 由图可见带返转指令执行阶段需完成将返回地址M1存入指令的地址码字段K所指示的存储单元中从K1号单元开始才是子程序的真正内容故执行阶段的微操作命令及节拍安排为 T0 AdIR →MAR1→W 1分 T1 PC→MDR 1分 T2 MDR→MMARAdIR 1→PC 1分 如果采用微程序控制需增加给出下条微指令地址的命令即 AdCMDR →CMAR 1分 OPIR →微地址形成部件→CMAR 1分 18001分 23001分 36001分 45001分 57001分 62001分 3答 1在中断处理次序改为D A C B后每个中断源新的屏蔽字如表所示。
4分 中断源 屏蔽字 A B C D A 1 1 1 0 B 0 1 0 0 C 0 1 1 0 D 1 1 1 1 2根据新的处理次序CPU执行程序的轨迹如图所示2分 A程序 B程序 C程序 D程序 40 50 60 70 80 90 30 20 5 10 t s 程序 B D A C 七、共10分 答32KB四体结构的存储器可由4片8K×8位存储芯片组成由于采用低位交叉编址因此需用末两位地址A1、A0控制片选信号用13根地址线A14A2与存储芯片的地址线相连。
满足地址范围为0000H 7FFFH的存储器与CPU的连接图如图4.9所示图中每片存储芯片的地址范围是 第0片 04????7FFCH 第1片 15????7FFDH 第2片 26????7FFEH 第3片 37????7FFFH 0OEG12BGCBA7Y2Y1Y2AGCEWECPU1OECEWE2OECEWE3OECEWE1A15A1A0A14A2D7D0WRMREQ3Y0Y5V
上一篇:
基于QT的嵌入式电子相册-记事本和电子相册开发【毕业论文,绝对精品】
下一篇:
经济酒店发展:China''s economy hotel market development strategies