系统能正常引导启动的关键,如果对这些引脚没有初始化或初始化错误,就可能导致系统无法正常启动【71。
2.3电源电路设计PXA270工作时的低功耗除了取决于SpeedStep技术,还部分取决于其系统I/0电压有多种工作模式,如其I/O外设接口的工作电压可以选择1.8V、2.5V和3.3V三种电压工作模式。
在应用于对功耗要求较高的手持设备中其I/O往往采用低电压工作模式。
本模块主要用于工业场合,要求电源的设计简单和可靠,抗干扰能力强。
因此,在设计过程中,系统I/0电压采用3.3V的工作模式。
电源输入为+12VDC,+5VDC两种规格,+12VDC用作LCD的背光电源。
+5VDC用作电压转化芯片LDO的输入电源产生如板上外设所需的电源。
电源经过LDO芯片LTl506转换出+3.3VDC〔11J,用于系统I/o的工作电源以及给CF卡、网络设备等3.3V外设供电;+3.3VVDC还用于其它LDO芯片的供电,分别经过三个LDO产生,其中,MIC39102BM用于产生内核电源VCCCOREll2l、MIC5238.1.3BM5产生PLL电源VCCPLLil3l、MIC5238.1.1BM5产生内部SRAM电源VCC.SRAM。
系统上电顺序由PWR—EN、SYSEN控制。
电源电路原理图如图2.3所示9武汉理I:人学硕t学位论文’LD0??一————.————J’LDOL…——+VCC—BATT4.2V一一.一.VCC—GPRS,…….+DC/DC(EN)L…一3~……一-VCC_3??3VSYSEN●一一…一一r’一…一〕÷~一u)o四)L一一1151,VCC_CORE一一一——~Ji;r…———〕P豫ENi}h’jLD0(Er0P,”cc-P虬L—————————j一I.一LD0(EN)!:!!.,”cc—sRAML————一一图2-3电源电路原理图2.4PXA270最小系统硬件设计本模块的核心电路包括:PXA270处理器、SDRAM、FLASH以及相应的电源和时钟电路。
2.4.1SDRAM存储器选型PXA270处理器自身带有SDRAM接口电路,扩展内存可达1GB。
在本系统中选用美国著名半导体存储器方案供应商Micron公司的SDRAM芯片MT48LC32M16A2,其组织形式是8MegX16×4banks,单片容量为64MB,采用3.3V单电源供电。
16位的总线宽度。
经过估算,系统需要128MB的内存空间,因此采用两片并联的形式使SDRAM的总容量达到128MB。
2.4.2FLASH存储器电路硬件设计FLASH存储器芯片可以选择NORFLASH或者NANDFLASH。
在本系统中选用Intel公司的NORFLASH芯片TE28F128J3116J。
单片容量为16MB,采用3.3V单电源供电,数据总线宽度为16位。
经过计算,该系统需要32MB的存储空间。
因此选用两片并联的方式。
如图2.5是其中一片FLASH存储器的硬件连线原理图,另一片的连线只需把片上16条数据线连接到PXA270的高16位数据线,其地址线与控制线的连接与第一片完全相同,这样就完成了32MB存储10武汉理l:人学硕十学位论文容量的扩展。
由于处理器从FLASH中读出的数据是32位的,所以在对其寻址时,地址以4字节为单位递增,并且一次性从数据总线上得到4字节的数据。
例如对0x00000000进行寻址,将从数据总线上获得Ox00000000一0x00000003总共4字节的数据。
因此PXA270的地址线上的A1一A0不与芯片相连。
对于这样的FLASH外围电路,对FLASH的0x0000、oxo000进行寻址,也能获得对地址0000进行_.O寻00址1(相Ox同00的00效0果00【235l。
.0003)0x0000对于每片FLASH芯片来说,数据的输出是以16位为单位,即2个字节。
所以每片芯片地址按字对齐,地址线的A0引脚接地。
处理器启动时,从地址0x0000oooo处开始执行代码。
为了从FLASH引导系统,它必须接到静态存储器的块0。
I罂L_’u7嚆辜二荽药——器—尝}—等菇茹—0}—{菇茹—害≥—辱鬲茹—常—丢石菇—丢}—{东越—尝—丢鬲茹—丢荽—{盈淼—毒}—{鬲茹—叠*——粤.X;o茹;—掣}——}赋=:i——等——粤A…12Dot.-v茌i——搂———}A13葛嚣—毒塾—斗…A141…301。
4—4粤——j}A15DQl5——罢———譬A16—掣}——}…A17删—■娶———}A18~—丢孚—丢A…19SIS——毒婴———车A∞即??—o鲁—4尉湍—毒}—{~A22…VPE—N.坐..&A五33D035Dl38D2加D344I)446D5,19D651D7MD83613939D104lD1l45D1247D1350D1452D1556:=图2-5FLASH存储器的硬件原理图‘2.5静态存储块的分配PXA270的静念存储器分为6个块,每个块都有64MB的寻址空间,其物理地址由片选信号nCS0一nCS5这6个片选信号决定【lOl。
这些存储块用来扩展系统外设,如FLASH存储器、带PC/104总线的外部设备、IDE设备和以太网设备等。
需要注意的是在使用这些由静态存储块扩展出来的外部设备之前要对PXA270中MSCx寄存器组中相关的寄存器进行设置。
MCSx是异步静态存储配武汉理I:人学硕卜学何论文置寄存器,其作用是向CPU传递静态存储器操作的参数。
这个寄存器组中共有三个寄存器,分别是MSC0、MSCl和MSC2。
每个寄存器最多控制两个外部静态存储块,由寄存器的高、低部分分别控制,以某个寄存器中高半字节为例,各个功能位的描述如下110JRTx〔2:01:用于选择nCSx对应存储块的访问时序,如VILO时序,SRAM时序等等。
RBW〔3〕:总线带宽,用于选择是16位还是32位数据总线操作。
RDFx〔3:01:用于改变时序的可编程寄存器。
RDNx〔3:01:用于改变时序的可编程寄存器。
RRRx〔2:01:用于改变时序的可编程寄存器。
RBUFFx:CPU访问外设没置,在访问慢速外设时候该位应设置为O,以有效利用CPU。
6个片选信号以及相应的MSCx寄存器所管理的地址空间如图2-6所示110】ox1800—ooooMsc:{三x。
1,。
40。
0。
__一0。
。
0。
0:一??e三:==Msc。
{三xx0。
4。
0。
0。
一0。
0。
0。
三Re驰rvod(64MB)Reserved164MB)St-aticnCS《5》‘64MB’Static:nCS<4>(64MB’StaticnCS<3》(64MB’StaticnCS<2>(64MB’StaticnCS<1》(64MB)StaticnCS<0>(64MB)图2-6静态存储器所管理的地址空间在设计的主控制器模块上,板上外设的物理地址分配如表2.2所示:表2.2板上外设物理地址分配Memo『),Len【gthUsageOx0000_0000Ox0400_0000nCS0:IntelStrataFlashMemory64MB0x4000——0000Ox0400_0000nCS1:EthemetC¥8900AOx8000_0000Ox0400——0000nCS2-〕DERegister,LED,RTC0x0C00_00000x0400——0000nCS3:PC/’104I/0Memo叮0x1000_0000Ox0400——0000nCS4:Reserved0x140000000x0400——0000nCS5:Reserved12武汉理l:人学硕十学位论文第3章逻辑控制模块设计3.1IDE接口模块设计VDR系统在工作时所采集到的同一数据一般需要存储两次,一次是存储在VDR主机箱的存储介质中,简称为本地存储,一次是通过以太网,采用基于FrP的通信方式存储在PDC中,简称为远程存储。
一般来说本地存储和PDC存储12小时或者24小时的数据(根据客户的要求),本地存储大多采用一个容量为2GB左右的CF卡作为存储介质。
随着时代的发展,一些客户要求VDR系统能够备份三十天的数据信息,这种情况下往往采用抗震性能良好的大容量硬盘作为存储介质,这要求系统必须有用于大容量存储器扩展的接口。
CF卡有三种工作模式,其中一种工作模式为TruelDE模式118,19】。
而硬盘往往是带有IDE控制器并工作在TurelDE模式下。
因此采用IDE接口既可以分别连接CF卡与硬盘,也可同时连接这两种存储设备。
IDE是主从模式接口。
一个IDE适配器(Adapter,也叫主控端)最多可以连接两个IDE设备,分别把
上一篇:
毕业设计(论文)
下一篇:
儿童四肢皮肤挫伤采用美宝疮疡贴治疗的疗效