独绕组工作不要超过磁心的最大饱和磁密即可。图8为耦合电感接在DBI电路上的图形。
中国电工技术学会电力电子学会第十一届学术年会
图12为新的耦合电感在满载条件下的实验波形,图13为以前两个独立电感的实验波形
N21L2a
δ2δ1δ2
N22L2b
Uo
200V/div
N1
L1a
L1b
N21
δ2
δ1δ2
N22
3.3V/div
图6全解耦磁集成方案
IL
IL1
2V/div
L2a
N1
L2b
La1
L1b
1ms/div
N21L2a
δ2
δ1
δ2
N22
UL1
N1L1a
L1b
L2b
200V/div
图7(a)L1上加电压时磁通分布图7(b)L2上加电压时磁通分布
L2aN21
Ud
S1LL1a1
N1L1b
D2L2
UL2
200V/div
L2bN22UdD1
500uS/div
C
VO
S2
(a)耦合电感电流波形
(b)耦合电感电压波形
&nb